8位模型机（数字电子课程设计）

• 课程设计名称： 基于8位模型机的汇编指令执行模拟
• 课程设计概述： 在PC上通过C语言程序将汇编指令转换为二进制操作码，模拟汇编语言的编译过程，然后使用Windows的API通过串口通信将指令数据发送到FPGA开发板，开发板接收并写入数据到存储器中，最后8位模拟CPU从存储器中取数据，译码，执行指令，并显示结果。
• 软件： Quartus Prime Lite 18.0.0，CodeBlocks 17.12
• 硬件： 黑金FPGA开发板 ALINX ALTERA AX301（芯片为EP4CE6F17C8N）

• input_FOR_DEBUG目录下为输入模块仿真部分。
• input目录下为输入模块下载测试部分，已添加数码管显示模块，可在下载到FPGA开发板上后使用串口调试工具（例如https://github.com/0xE8551CCB/serial-assistant进行测试。注意使用串口进行通信前需要安装驱动。
• AnalogCPU_FOR_DEBUG目录下为CPU模块仿真部分，无数据接收模块与数码管显示模块。
• AnalogCPU目录下为最终CPU模块、数据接收模块和数码管显示模块整合结果，可下载到开发板上进行测试。
• AnalogCPU.c为C语言调用Windows的API进行串口通信的程序，同时实现了汇编指令到二进制操作码的转换。
• images目录下为各个模块结构图，使用https://www.draw.io作图，可打开xml文件进行编辑。

• 《逻辑与数字系统设计》李晶皎，李景宏，曹阳，清华大学出版社。
• 《FPGA/CPLD 边练边学——快速入门 Verilog/VHDL》吴厚航，北京航空航天大学出版社。
• 《数字逻辑与数字系统（第四版）》李景宏，王永军，电子工业出版社。