- 作業一:設計一個 1bit Half Adder
- 作業二:藉由一個 1bit Half Adder 與 1bit Full Adder 結合成一個 2bit Full Adder
- 作業三:設計一個 binary to BCD 的轉換器 (4bit → 5bit)
- 作業四:設計一個 binary to BCD 的轉換器 (7bit → 8bit)並藉由Incrementor將原輸入+1,觀察對應的BCD顯示結果
leozzmc / fpga-assignment Goto Github PK
View Code? Open in Web Editor NEW用 Verilog 設計硬體線路 並於ModelSIM中模擬電路執行結果