dgmefg / hustzc Goto Github PK

• 实验来自头歌：https://www.educoder.net/paths/hvbz6g9i
• 课程来自mooc: https://www.icourse163.org/course/HUST-1205809816

😶‍🌫️目前完成(以下列表呈现顺序是建议食用顺序)：

计算机组成实验(MIPS32系统)

• 运算器实验：
  • 8位可控加减法电路设计
  • 4位先行进位电路
  • 4位快速加法器
  • 16位快速加法器
  • 32位快速加法器
  • MIPS 运算器
• 存储系统实验
  • MIPS 寄存器文件
  • MIPS RAM
  • 全相联/直接相联/4路and2路组相连 Cache
• 单总线 CPU
  • 定长指令周期 3 级时序(不包含中断)的全部内容
  • 变长指令周期 3 级时序(不包含中断)的全部内容
• 单周期 CPU
  • 单周期 CPU(冒泡排序)
  • 单周期 CPU(24条指令)
  • 单周期 CPU + 单级中断
  • 单周期 CPU + 流水(未完成，算是一点遗憾吧)

因为各种原因，单周期流水 MIPS CPU 不想写下去了，不过按照上述流程下来，配合寄存器锁存技术以及耐心还是可以实现的。